求职“笔试经”第十二弹：华为数/模电笔试题（硬件逻辑岗）
达尔闻求职笔试经系列专注解析各大公司经典笔试题，希望帮助到更多求职人，欢迎大家投稿。目前笔试经固定在每周二更新，如果大家有其他需求，可以进入达尔闻求职微信交流群，添加妮姐微信：459888529，注明：求职。
华为硬件逻辑岗的试题中有许多是硬件相关的题目，上周留了7道硬件题目给大家先测试。从测试结果看，一些基础题目同学们掌握的并不是非常好。这些题目看着眼熟，但是不会做。不急，让我们接下来一道道分析。
25、（正确率41%）当稳压管在正常稳压工作时，其两端施加的外部电压的特点为( )。（华为硬件逻辑实习岗）
其实稳压管也是一种晶体二极管，它是利用PN结的击穿区具有稳定电压的特性来工作的。稳压管在稳压设备和一些电子电路中获得广泛的应用。把这种类型的二极管称为稳压管，以区别用在整流、检波和其他单向导电场合的二极管。稳压二极管的特点就是击穿后，其两端的电压基本保持不变，这里就可以排除了A和D选项。
什么是击穿效应：PN结加反向电压时，空间电荷区变宽，内电场增强。反向电压增大到一定程度时，反向电流将突然增大。反向电流突然增大时的电压称击穿电压，即PN结的击穿表象为反向偏置电流突然增大。基本的击穿机构有两种，即隧道击穿（也叫齐纳击穿）和雪崩击穿。因此我们可以看到是反向被击穿。所以答案选择B。
26、（正确率64%）基本逻辑门种类不包括以下哪种( )。（华为硬件逻辑实习岗）
A SSL B TTL
C 发射极耦合逻辑 D CMOS
解析：本题目主要考察了按照结构分，逻辑门电路的几个分类。
如果单答题选择正确答案，大家可以采用排除法，对于TTL、CMOS、发射极耦合逻辑大家会比较熟悉，SSL比较陌生，恰巧本题就是选择SSL。
TTL门电路是由双极型晶体管组成的集成门，由于其输入级和输出级均采用了晶体管，所以称为晶体管-晶体管逻辑门电路，简称TTL门电路。下图就是典型的TTL与非门：
CMOS门电路是由PMOS和NMOS管组成的互补电路，静态功耗小，扛干扰能力强，工作稳定性好。下图是典型的CMOS反相器：
发射极耦合逻辑简称ECL电路，与TTL电路不同，最大的特点是ECL门电路工作在非饱和状态，具有相当高的速度，在高速和超高速数字系统中充当无以匹敌的角色。
而SSL是干扰项，对于本题而言无相关含义。
27、（正确率56%）放大电路引入负反馈后所产生的不利因素是( )。（华为硬件逻辑实习岗）
A 扩展频带 B 滞后补偿
C 改变输入与输出电阻 D 自激振荡
解析：本题目主要考察负反馈的相关知识。
一半以上的同学认为引入负反馈后所产生的不利因素是自激振荡，这部分同学对放大电路负反馈的掌握还是比较熟的。
将一个系统的输出信号的一部分或全部以一定方式和路径送回到系统的输入端作为输入信号的一部分，这个作用过程叫——反馈。按反馈的信号极性分类，反馈可分为正反馈和负反馈。负反馈是指返回来的信号与输入信号的极性相反。典型的负反馈放大电路：
采用负反馈使得放大器的闭环增益趋于稳定，消除了开环增益的影响。电子线路中阻抗匹配是一重要问题，负反馈还影响着放大器输入和输出阻抗，电压混合使输入阻抗增高，电流混合使输入阻抗降低; 电流取样使输出阻抗增高，电压取样使输出阻抗降低。利用负反馈还可大大减少放大器在稳定状态下所产生的失真，并可减弱放大器内部各种干扰电平。利用负反馈还可展宽放大器的频带，使得放大器的幅频特性变得比较平坦。因此，负反馈可大大提高放大器的放大质量，改善许多性能指标，而且反馈越深，改善的程度也愈大。
但过深的负反馈又可能引起放大器不能正常工作而导致自激。为了消除自激，通常会采用滞后补偿的方法，即在反馈环内的基本放大电路中插入一个含有电容C的电路，是得开环增益的相位滞后，达到稳定负反馈放大电路的目的。所以回到本题，引入负反馈后所产生的不利因素就是会导致自激振荡。
28、（正确率74%）三态门输出为高阻时，其输出线上电压为高电平( )。（华为硬件逻辑实习岗）
A 正确 B 错误
解析：本题目主要考察TTL门电路中三态门的三种状态。
答对最多的一道题，题目考察的就是三态门的工作状态。大家对高低电平状态非常熟，很好理解高阻状态肯定不是高电平，不然也不会叫三态门。
所谓三态门，除具有高电平和低电平输出状态外，还有第三种输出状态——高阻状态。处于高阻抗状态时，输出电阻很大，相当于开路，没有任何逻辑控制功能。高阻态的意义在于实际电路中不可能断开电路。所以题目中所说的高阻时，输出线上电压为高电平是错误的。
29、（正确率59%）一个非门最少需要几个晶体管实现( )。（华为硬件逻辑实习岗）
A 3 B 4
C 5 D 2
解析：本题目主要考察了逻辑门电路的构成。
除了选择2个最多之外，选择3个的同学也不在少数。从上面第26题的解析中，我们可以看到晶体管非门典型电路图中晶体管是2个，VTp为PMOS管，VTn为NMOS管。他的工作状态如下所示：
对应的芯片纵剖结构图为：
30、（正确率46%）TTL的电源电平是多少( )。（华为硬件逻辑实习岗）
A3.3V B 5V
C 220V D 1.5V
解析：本题目主要考察了TTL的电平标准。
所有答题者基本聚集在了3.3V和5V两个选项上。确实这两个分别是TTL和CMOS的电平，只是一半的答题者选择反了。
TTL电平信号规定，+5V等价于逻辑“1”，0V等价于逻辑“0”（采用二进制来表示数据时）。这样的数据通信及电平规定方式，被称做TTL（晶体管-晶体管逻辑电平）信号系统。
CMOS电源的电平比较宽，为3-15V。达尔闻必考课堂中就详细的讲过TTL和CMOS电平标准，以及如何判断高低电平的方式，点击这里可以回看。
31、（正确率30%）对于一般的逻辑电平，各参数需满足如下( )的关系。（华为硬件逻辑实习岗）
A Vih > Voh > Vt > Vil > Vol
B Voh > Vih > Vt > Vol >Vil
C Voh > Vih > Vt> Vil > Vol
D Vih > Voh > Vt> Vol > Vil
解析：本题目主要考察了逻辑电平的参数定义及对应关系。
TTL电路和CMOS电路的逻辑电平关系如下：
输入高电平-Vih：逻辑电平1的输入电压，保证逻辑门的输入为高电平时，所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。
输入低电平-Vil：逻辑电平0的输入电压，保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。
输出高电平-Voh：逻辑电平1的输出电压，保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。
输出低电平-Vol：逻辑电平0的输出电压，保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。
阀值电平-Vt：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> Vih，输入低电平<Vil，而如果输入电平在阈值上下，也就是Vil～Vih这个区域，电路的输出会处于不稳定状态。
TTL电平临界值：
Vohmin = 2.4V Volmax = 0.4V
Vihmin = 2.0V Vilmax= 0.8V
CMOS电平临界值（设电源电压为+5V）：
Vohmin = 4.99V Volmax = 0.01V
Vihmin = 3.5V Vilmax = 1.5V
综上所述以上参数的关系为：Voh> Vih > Vt > Vil > Vol。
总结：华为硬件题目基本都是从模电和数电而来，这些基础题目相信大家在学习的时候，肯定都会做的。但是长久不复习，难免会记错，这也是达尔闻求职系列一直会做下去的原因。希望我们每周解析的这些题目，大家既能巩固基础知识，也是获得很多扩展的内容。
下一期，我们将对下面4道数字信号处理相关的题目进行详细的解析，大家可以提前做一下，敬请期待……
目前，我们安排的是每周二更新求职笔试经系列，计划涵盖的公司包含：华为，京东，大疆，商汤，中兴，CVTE，AMD，海康威视，黑金，汇顶等。（会陆续补充）